← Volver a Proyectos

Driver FOC V1 - La Lección del 'Dead Time'

Categoría: Innovación y Desarrollo
Fecha: Septiembre 2021
Portada del proyecto Driver FOC V1 - La Lección del 'Dead Time'

Sobre este proyecto

Gracias al patrocinio de JLCPCB, la V1 representó el salto a la fabricación profesional. Esta versión fue una evolución de la V0, ahora diseñada completamente con componentes SMD en una placa de 2 capas. El diseño fue más ambicioso, incluyendo una cantidad excesiva de MOSFETs en paralelo (18 en total) en un intento por sobredimensionar la capacidad de corriente.

Con esta placa realicé mis primeros experimentos de control en lazo abierto. Sin embargo, en una de estas pruebas, ocurrió una falla catastrófica: un cortocircuito en el puente H quemó uno de mis motores. El diagnóstico reveló que la causa fue la falta de 'dead time' entre la conmutación de los MOSFETs de una misma fase. Fue una lección costosa pero invaluable.

Características Clave

  • Fabricación Profesional (JLCPCB): Primera PCB fabricada con un servicio profesional, lo que permitió un diseño de 2 capas, mayor densidad de componentes y una calidad muy superior.
  • Diseño 100% SMD: Migración completa a componentes de montaje superficial para un diseño más compacto y moderno.
  • La Lección del 'Dead Time': La falla crítica del motor se convirtió en un pilar del aprendizaje, demostrando en la práctica la importancia de la gestión de tiempos en la conmutación de potencia.
Imagen de galería para Driver FOC V1 - La Lección del 'Dead Time'
Imagen de galería para Driver FOC V1 - La Lección del 'Dead Time'
Imagen de galería para Driver FOC V1 - La Lección del 'Dead Time'
Imagen de galería para Driver FOC V1 - La Lección del 'Dead Time'
Imagen de galería para Driver FOC V1 - La Lección del 'Dead Time'
Imagen de galería para Driver FOC V1 - La Lección del 'Dead Time'
Imagen de galería para Driver FOC V1 - La Lección del 'Dead Time'

Desafíos

El diseño sobre-ingenierizado y la falta de una implementación de 'dead time' llevaron a una falla destructiva. El reto fue diagnosticar la causa raíz del problema y entender que un buen diseño de potencia no solo depende de los componentes, sino también de la lógica de control que los gobierna.

Aprendizajes

La lección más importante fue entender por qué el 'dead time' no es opcional, sino un requisito crítico para la integridad del hardware. Este error me enseñó a ser mucho más riguroso en el diseño de la lógica de control y la gestión de la conmutación.